⑩特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭61-166172

®Int Cl.⁴	識別記号	庁内整理番号		④公開	昭和61年(1986	6)7月26日
H 01 L 29/78 G 02 F 1/133 G 09 F 9/35 H 01 L 27/12	1 1 8	8422-5F 8205-2H 6615-5C 7514-5F					
29/52 Н 05 В 33/12		7254-3K	審査請求	未請求	発明の数	1	(全6頁)

69発明の名称 **蒟膜トランジスター**

> の特 願 昭60-6872

四出 願 昭60(1985)1月18日

幸治 門真市大字門真1006番地 松下電器產業株式会社内 **70**発 明 者 村 野 正 治 門真市大字門真1006番地 松下電器產業株式会社内 **砂**発 明 者 寺 内 個発 明 者 Ш 久仁 門真市大字門真1006番地 松下電器產業株式会社内 小 惇 門真市大字門真1006番地 松下電器産業株式会社内 ⑫発 明 者 部 阿 門真市大字門真1006番地 创出 願 松下電器産業株式会社 人 砂代 理 弁理士 中尾 敏男 外1名

1、発明の名称

薄膜トランジスタ

2、特許請求の範囲

- (1) ソース電極及びドレイン電極を半導体層との 接続部にないて少なくとも2つの領域に分割した ことを特徴とする薄膜トランジスタ。
- (2) 半導体層のチャネル領域の幅が、ソース電極 及びドレイン電極と前記半導体層との接続部での 幅よりも小さいことを特徴とする特許請求の範囲 第1項記載の薄膜トランジスタ。
- (3) ソース電極及びドレイン電極の分割されたそ れぞれの領域で、半導体層も同様に分割されたと とを特徴とする特許請求の範囲第1項記載の薄膜 トランジスタ。
- (4) 半導体層がセレン化カドミウム(CdSe)から 成ることを特徴とする特許請求の範囲第1項記載 の薄膜トランジスタ。
- 3、発明の詳細な説明

産業上の利用分野

との発明は、液晶やEL表示装置等に使用され る薄膜トランジスタ(以下TFTと略十)に関し、 特に、特定の形状からなるソース及びドレイン電 極を用いて、高い信頼性を有するTFTに関する ものである。

2 ~- "

従来の技術

近年、液晶やELを用いた平面ディスプレイが CRTに変わる表示デバイスとして注目されてい る。特に薄膜コンデンサやTFTなどの非線形素 子を用いた表示デバイスの研究開発が盛んになっ てきた。

TFTは一般に第4図のような構造をしている。 すなわち、ガラス等の絶縁性基板15上に形成さ れたAl 等から成るゲート電板16、AloOa等か ら成るゲート絶縁膜17、n形またはp型の導電 形を与える不純物を含んだCdSe,Si等からなる 半導体層18、A2 等の金属層からなるソース電 極19およびドレイン電板20とから構成されて いる。

またゲート電極16と、ソース電極19および

ドレイン電極20との間のゲート絶縁膜17中に ピンホール等の欠陥が存在すれば、絶縁破壊なひ きかとし、それぞれの領極が蒸発してしまうので、 それを防止するため、ゲート電極とソースかよび ドレイン電極とが重ならない構造のTFTも提案 されている。

発明が解決しようとする問題点

たとえば表示デバイスにTFTを用いた場合、 次のような問題点が存在する。

マトリクス型EL表示装置にTFTを用いた場合を考える。第5図はマトリックス型EL表示装置の一条表の回路図を示している。すなわちちなった。 た接続リース が Ta 及びゲート ランジスタ Ta 及びゲース が前記 Ta 及びゲース が前記 Ta 及びその サングトランジスタのソース 端子が前記 Ta 及びその サングスタ Ta 及びその一方の端子と接続している E ない スタ Ta のドレイン 端子 に接続している E L 系の B 波ドライブ電源 2 1 に接続している E L 系

8 ^-3

29、電力用トランジスタのゲート電極でもある

積用コンデンサ Cs の片側電源30として100

1 m程度の膜摩を有するアルミニウム層が降極30

1 m程度の膜摩を有するアルミニウム層が存極31

が T1 のがート絶縁にないの誘電体を高31

が T1 のゲート絶縁にないの誘電体を設けているである。その上に変が一ト絶縁にないではないではないでである。

その上に変しているでは、33をいけででは、12のドレインのにはないでは、12のアース電極36、12のアース電極37、であり共通母線Pに接続しているでは、10の下にないが10の下でない。1000円である。1

以上の構成から成るマトリクス型 E L 表示装置では、絶縁体層中の欠陥のため不良品となることがしばしばあった。たとえば E L 層に T 2 を介して高電圧を印加して発光させる場合、 T 2 のソース電極 3 8 とゲート電極 3 0 との間の絶縁体層31中にピンホール等の欠陥が存在すれば、絶縁破壊

子 C E L より構成されている。また前記マイッチングトランジスク T 1 のドレイン端子は情報信号母級 X 1 , X 2 ……に、ゲート端子はスイッチング信号母級 Y 1 , Y 2 ……にそれぞれ接続され、前記裕億川コンデンサ C S の一方の端子及び前記電力用トランジスク T 2 のソース端子は、前記高周波ドライブ電源 2 1 に接続する共通母級 P に接続されている。

第6図は上記マトリックス型EL表示接置の一例の斜視断面図を示している。ガラスなどの絶縁性支持基板22の上に100nm程度の膜厚を有するインジウム錫酸化物(ITO)からなる選明電極23、その上に60nm程度の膜厚を有するZnS:Mnの登光に203からなる絶縁体層24、との上に20元が存在の上に300nm程度の膜厚を有するY203からなる絶縁体層26からEL層27が称成されている。その上にスイッチング信号は依接続しているスイッチングトランジスタT4のが接続しているスイッチングトランジスタT4のゲート電極28、前記EL層27の光反射用電極

6 4-5

のため、電極部分が蒸発してなくなることがあっ な。

またゲート電極とソースおよびドレイン電極と が重ならない構造のTFTでは、ゲート電極で制 御できない領域が存在するため、TFTの特性が 悪くなるという欠点があった。

そこで本発明は、種様体層中の欠陥部分で絶縁 破壊が生じても、一部分のみの破壊化とどめるこ とのできる情頼性の高いTFTを提供することを 目としている。

問題点を解決するための手段

本務明は前記問題点を解決するために、ソース 能極及びドレイン電板を、半導体層との接続部に おいて少なくともふたつの領域に分割することを 特徴とする。

作 用

本発明のTFTでは、絶縁体層中に欠陥部が存在して、駆動中や強制的に大電流を投入するような場合に絶縁破壊が生じても、ソース電極及びドレイン電極が半導体層との接続部において少なくともふたつの領域に分割されているので、弱い部分で発生した放電がとなりの電気にまでおよんで破壊する心配がない。

夹 施 例

以下、本発明の実施例を添付図面にもとづいて説明する。

9 ~-:

壊をおこさせる。この時、ソース電極3は分割されているので、電極の切れ目で破壊がとまり(図中5)、それ以上他の電極部分を破壊するのを防止することができる。

またEL暦27中にT2を介して発光に必要な高電界を印加する時、同じくゲート電極8とソース電極8との間のゲート絶縁膜中の欠陥部で絶縁破壊が生じても、上記した理由と同様の理由で一部のみの破壊でとどまり(図中10)、TFTとしての性能にはなんら問題はない。

第3図は他の実施例を示す。同図のように、半 導体層12のチャネル領域の幅をソース電極及び ドレイン電極13,14と半導体層12との接続 部での幅よりも小さくすれば、TFTのチャネル 幅W及びチャネル長Lの比を変化することをくソ ース電極及びドレイン電極13,14を数多く分 割することができるため、一部の絶縁破壊による TFTの性能の変化を最小限にとどめることができる。

また第3図bに示すように、ソース電極及びド

第1図及び第2図は本発明のTFTを統6図のマトリックス型EL表示技機中のT1及びT2に別中のT1及びT2に別中のT1及びT2に別中のT1及びT2に別中のT1及びT2に別中のT1及びT2に対するのでは、では、T2のが一トでであり、とは、T2のが一トでであり、というでは、T2のでであり、というでは、T2のでであるが一トをはいる。次にAl2のは、等から成るゲートを限し、というなにの上に「CdSe)がら成る半球体層では、Tを関係の方法で形成する。最後に200nm程度の原でであるAlから成るT1のソース・ドレインででであるAlから成るT1のソース・ドレインででであるAlがの方法で図に示する。といて必要をある。このででは、T2のソース・ドレインにでは、T2の方法で図に示する。

このあと T₁ のゲート 絶縁膜中のピンホールや クラック等の欠陥を除去するため、第6図に示す スイッチング信号母線34と情報信号母線28と の間、すなわち、ゲート電極1及びソース電極3 との間に瞬時に大電流を投入して強制的に絶縁破

10 4-9

レイン電極13,14の分割されたそれぞれの領域間で、半導体層12も同時に分割されれば、半導体層を介して絶縁破壊が伝播するのもまた、防止することができ、TFTの信頼性をさらに向上させることができる。

半導体層としてセレン化カドミウムを用いた場合には、厚さが極めて薄いためゲート電極とソース・ドレイン電極間で絶縁破壊が生じやすいため、本発明による構造を有するTFTが特に有効である。

発明の効果

以上の説明から明らかなように、本発明に依れば、ソース電極及びドレイン電極を半導体層との接続部において少なくともふたつの領域に分割しているので、絶縁破線が生じたような場合にも、ソース及びドレイン電極のすべてが破壊することはなく、TFTの信頼性を大巾に向上することができる。また製造工程を増やす必要もないので量産にも適しているため工業的価値も高い。

4、図面の簡単な説明


第1図、第2図及び第3図は本発明の実施例に おける薄膜トランジスタの要部を説明するための 平面図、第4図は一般的なTFTの構造を示す断 面図、第6図及び第6図は各々、従来のTFTの 問題点を説明するための回路図及び斜視断面図で ある。


1,6,11……ゲート電極、2,7,12… …半導体層、3,8,13……ソース電極、4, 8,14……ドレイン電極、5,10……絶縁破 線部。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名

図


將






2

採



新 4 121



郊 6 図

